[Descargo de responsabilidad] Si hay alguna infracción, informe el contenido de este blog. Se eliminará el uso no comercial. Si hay una infracción, infórmeme y lo eliminaré
Si la respuesta no es oportuna o no comprende, agrégueme WeChat island68 QQ823173334 Si puede, indíquelo en CSDN
Espero comunicarme contigo a través de la plataforma de CSDN
Mantener para uso propio
"Principios informáticos" Evaluación de fin de otoño de 19
1. El ()
operador | memoria | controlador | registro no está incluido en la composición de la CPU
2. 23. El ciclo de instrucción se compone de uno a varios ciclos de máquina. En el primer ciclo de máquina ()
, la palabra de instrucción se obtiene del almacenamiento principal Recupere la dirección de la instrucción de la memoria principal
3. 15. En los siguientes casos, es posible que no se produzca la solicitud de interrupción ()
Se completa la operación DMA | se completa una instrucción | la máquina está defectuosa | ejecuta la instrucción "interrupción suave"
4. 26. En el modo de consulta en cadena, si hay N dispositivos, ()
tiene N señales de solicitud de bus | comparte una señal de solicitud de bus | tiene N-1 señales de solicitud de bus | no se puede determinar
5. 32. En la comunicación síncrona, el proceso de transmisión de un ciclo de bus es ()
Primero transferir datos, luego transferir la dirección | Primero transferir la dirección, luego transferir los datos | Solo transferir los datos |
6. 17. Para un sistema informático, su sistema operativo se almacena en el disco duro y su memoria interna debe ser ()
RAM | ROM | RAM y ROM |
7. Tres cascadas 8259A pueden gestionar hasta () interrupciones de nivel.
24 | 23 | 22 | 21
8. () es la ubicación de almacenamiento cuando se ejecuta el programa, incluida la
ruta de datos de datos requerida | memoria principal | disco duro | sistema operativo
9. 13. La capacidad de memoria principal de una computadora es de 64 KB, de la cual el área de ROM es de 4KB, y el resto son áreas de RAM, que se direccionan por bytes. Ahora use un chip ROM de 2K × 8 bit y un chip RAM de 4K × 4 bit para diseñar la memoria, el número de chips ROM y chips RAM requeridos por las reglas anteriores son () 1,
15 | 2, 15 | 1, 30 | 2, 30
10. Establezca CL = 05H, para obtener CL = 0AH, el comando disponible es ().
XOR CL, 0FH | NO CL | O CL, 0AH | Y CL, 0FH
11. 32. Además y la resta del complemento a dos, el bit de signo de dos bits se usa para juzgar el desbordamiento. Cuando el bit de dos signos es 10, significa que () el
resultado es positivo, no hay desbordamiento | resultado de desbordamiento positivo | resultado de desbordamiento negativo | , Sin desbordamiento
12. 19. Suponga que un operando de una instrucción utiliza un direccionamiento único. La dirección formal dada en la instrucción es 1200H, el contenido de la unidad de memoria en la dirección 1200H es 12FCH, y el contenido de la unidad de memoria en la dirección 12FCH es 38B8H, y el contenido de la unidad 38B8H es 88F9H, entonces la dirección efectiva del operando es ()
1200H | 12FCH | 88F9H | 38B8H
13. 30. Entre los siguientes números con diferentes bases, el más grande es ()
(0.101) 2 | (0.62) 10 | (0.52) 8 | (0.75) 16
14. 15. Use un chip de memoria con una capacidad de almacenamiento de 16K × 1 bit para formar una memoria de 64K × 8 bit, que se expande por () veces
4 y 2 | 8 y 4 | 2 y 4 en la dirección de la palabra y la dirección de bit, respectivamente. | 4 y 8
15. 11, 16 piezas de memoria de 2K × 4 bits pueden diseñarse como () capacidad de almacenamiento de memoria de 16 bits
16K | 32K | 8K | 2K
16. En la descripción de una instrucción de operación de dirección, el error es que
solo hay un operando cuya dirección es proporcionada por el código de dirección de la instrucción | Puede haber un operando o dos operandos | Debe haber dos operandos , El otro está implícito | El campo del código de dirección de la instrucción debe almacenar el código de operación
17. Entre los siguientes factores, lo que está relacionado con la tasa de aciertos del
caché es el tamaño del bloque de caché | la capacidad del caché | el tiempo de acceso de la memoria principal | la velocidad de procesamiento de la CPU
18. La combinación de los siguientes comandos, durante un proceso de recuperación, lo que puede suceder es
TLB miss, Cache miss, Page miss | TLB miss, Cache hit, Page hit | TLB hit, Cache miss, Page hit | TLB Hit, caché hit, Page miss
19. Suponiendo que no se utilizan técnicas de captación previa de caché e instrucciones, y que la máquina está en el estado de "interrupción abierta", en la siguiente declaración sobre la ejecución de instrucciones, es correcto que () la
CPU acceda a la memoria al menos una vez en cada ciclo de instrucciones El ciclo de instrucciones debe ser mayor o igual a un ciclo de reloj de la CPU | El contenido de cualquier registro en el ciclo de instrucciones de la instrucción sin operación no se cambiará | El programa actual puede ser interrumpido por una interrupción externa al final de cada ejecución de la instrucción
20. En la siguiente descripción sobre la memoria principal del sistema, es correcto que () la
RAM sea memoria legible y grabable, y la ROM es memoria de solo lectura. El método de acceso de ROM y RAM es el mismo, ambos se realizan por método de acceso aleatorio. Compuesto de RAM y ROM | La memoria principal del sistema está realizada por el chip DRAM
21. La descripción del error de la función de verificación de paridad es ()
puede detectar errores impares | incluso puede detectar errores pares | la verificación impar puede detectar errores impares, incluso la verificación puede detectar errores pares | puede detectar errores impares Numero
22. El sistema de almacenamiento general se compone de tres niveles. El error en la siguiente descripción de las funciones, la velocidad y la capacidad de cada nivel de memoria es que la
memoria principal almacena los programas que se ejecutan en la CPU. La velocidad es más rápida y la capacidad es grande. Los datos a los que se accede se caracterizan por la mayor velocidad y menor capacidad. Datos, gran capacidad y rapidez
23. Lo que es correcto en la siguiente descripción es que el
método de transmisión de la estructura del bus () puede mejorar la velocidad de transmisión de datos. En comparación con el método de solicitud independiente, el método de consulta en cadena es más sensible a las fallas del circuito. | El ancho de banda del bus es la velocidad de transferencia más alta que el bus puede alcanzar
24. La siguiente afirmación es correcta de que el
disco duro es un dispositivo externo | Las funciones del software y las funciones del hardware son lógicamente equivalentes | Las funciones implementadas por el hardware generalmente tienen una mayor velocidad de ejecución que la implementación del software | Las funciones del software no pueden ser reemplazadas por hardware
25. La siguiente afirmación sobre el sistema de instrucciones es correcta: el
sistema de instrucciones es el conjunto completo de instrucciones que puede ejecutar un hardware de máquina | cualquier programa debe convertirse en un programa de lenguaje de máquina antes de ejecutarse Diseño independiente | En cierto sentido, el sistema de comando refleja la función del hardware de una computadora
26. La ejecución del subciclo se multiplican ejecución de la instrucción y la instrucción de suma subperíodo de la misma longitud
en la | equivocada
27. puerto I / O y principales números uniformes de memoria, también pueden ser numerados individualmente
en la | equivocada
28. No se permite usar números inmediatos como operandos de destino.
Incorrecto | correcto
29. Use el complemento de deformación para sumar y restar para evitar el desbordamiento
.
30. La señal 8088 Ready es generada por hardware externo.
Incorrecto | correcto
31. Cuanto más larga sea la longitud de la palabra, más rápido la computadora puede procesar datos,
error | correcto
32. Al leer el valor de conteo en 8253, primero debe usar el comando latch para bloquear el valor de conteo actual en el latch de salida ().
Incorrecto | correcto
33. En el modo de direccionamiento indirecto ciclo de instrucción, el acceso a la memoria de al menos dos
de las | equivocada
34. Los datos 8086 se pueden almacenar en varios segmentos discretos.
Incorrecto | correcto
35. El complemento de cero desplazamientos y representan el mismo
para | equivocada
36. Un vector de interrupción corresponde a un ##
37. El proceso de transferencia de datos DMA se puede dividir en tres etapas, ##, transferencia de bloque de datos y ##.
38. Las computadoras cuánticas se basan en métodos de procesamiento de información ## y ##.
39. Explique la localidad del acceso a la memoria.
40. Por favor explique la unidad aritmética
41. ¿Qué sistema de conteo usa la computadora y por qué?
