Principio del microordenador y tecnología de interfaz (requerido para revisión en el Capítulo 2)

Principio del microordenador y tecnología de interfaz (Capítulo 2)

Registro básico de 16/32 bits

Inserte la descripción de la imagen aquí
## Uso del registro de segmento
Inserte la descripción de la imagen aquí

Registro de puntero de instrucción y registro de bandera
 标志寄存器(FLAGS):用于存放系统的状态标志和控制标志。

Indicador de estado:

是CPU在执行指令的过程中产生的。有的指令影响状态标志,
有的不影响,还有的指令与当前状态标志有关。
标志寄存器中有6个最常用,每个    占1位。分别介绍如下:

1) SF (bandera de signo):

它和运算结果的最高位相同。最高位为1,则为1,最高位为0,则为0。

2) ZF (bandera cero):

若运算结果为0,则ZF=1;否则ZF=0。

3) PF (bandera de paridad):

   若运算结果中“1”的个数为偶数,则PF=1;否则PF=0。

4) Llevar bandera CF (llevar bandera):

加法时,最高位(字节操作时的D7位,字操作时的D15位)是否有进位产生。
减法时,最高位(字节操作时的D7位,字操作时的D15位)是否有借位产生。

5) Bandera de transporte auxiliar AF (bandera auxiliar):

8位二进制加法时,第3位向第4位有进位。
8位二进制减法时,第3位向第4位有借位。

6) Indicador de desbordamiento OF (indicador de desbordamiento):

   若运算过程中发生了“溢出”,则OF=1,否则OF=0。 

Indicador de control
1) Indicador de dirección DF (indicador de dirección)
2) Indicador de habilitación de interrupción IF (indicador de habilitación de interrupción)
3) Indicador de seguimiento TF (indicador de trampa)
1) Indicador de dirección DF (indicador de dirección)
2) Indicador de habilitación de interrupción IF (indicador de habilitación de interrupción) )
3) TF (bandera de trampa)

El microprocesador de 32 bits tiene tres modos de trabajo:

Dirección real

El modo de dirección real es el método adoptado por el microprocesador de 16 bits. 32 bits de microprocesador son compatibles con versiones anteriores. Las direcciones lógicas son las direcciones utilizadas por los programadores cuando escriben programas. En el modo de dirección real, la dirección de la celda de memoria es de 20 bits

 1) 逻辑地址:
16位的段码和16位的偏移量组合在一起称为逻辑地址,表示方式如下:
		段码:偏移量

2)物理地址:
物理地址=段首地址+偏移量=24×段码+偏移量
Método de dirección virtual (método de protección)
  是最常用的方式,适用于多任务环境,在这种方式下,
  80386才能发挥它自身的     强大功能,所以也称本性方式。
  它的特点是:
 ① 通过逻辑(虚拟)— 线性 — 物理地址的寻找方式来实现存储器的管理,由于   逻辑地址很大,既能实现大程序的运行,又可以方便地实现多任务的分配和管理。
 ② 能实现16位或32位的运算。
 ③ 在保护方式下,可以转入到虚拟8086的方式运行。

Dirección lógica: en el
modo de dirección virtual, la dirección lógica es un código de selección de segmento más un desplazamiento desde la dirección especificada en el segmento especificado , que se expresa como [código de selección de segmento: desplazamiento].
Dirección lineal En el
modo de dirección virtual, la dirección base del segmento se obtiene indirectamente al buscar la tabla. La función del código de selección de segmento es seleccionar un elemento de descripción (descriptor) en la tabla de descripción de segmento, y la dirección base del segmento de 32 bits y el límite de segmento de 20 bits (dada la longitud del segmento) se dan en el elemento de descripción.
Inserte la descripción de la imagen aquí

Modo virtual 8086

Comprenda tres formas de trabajar:

Comprensión del modo de trabajo

Inserte la descripción de la imagen aquí
Inserte la descripción de la imagen aquí

La diferencia entre los tres modos.

Inserte la descripción de la imagen aquí

8086:

Estructura 8086:

Inserte la descripción de la imagen aquí

Estructura lógica:

Inserte la descripción de la imagen aquí

Estructura interna:

Inserte la descripción de la imagen aquí

La relación entre UE y BIU:

Inserte la descripción de la imagen aquí

Resumen de UE y BIU:

Inserte la descripción de la imagen aquí

80386

 32位80386微处理器是为多用户和多任务操作系统而设计的
 具有32位寄存器和数据通道
 支持32位地址和数据类型
80386 estructura lógica:

Inserte la descripción de la imagen aquí

Unidad de interfaz de bus BIU:

El componente de interfaz de bus es responsable de ponerse en contacto con el exterior a través del bus de datos, el bus de direcciones y el bus de control, incluido el acceso a las instrucciones de captación previa de memoria, lectura / escritura de datos y acceso a puertos de E / S para leer / escribir datos y otras operaciones y otras funciones de control.

Unidad central de procesamiento:
Unidad de gestión de memoria MMU:
Diagrama lógico

Inserte la descripción de la imagen aquí

Microprocesador Pentium

Resumen:

Inserte la descripción de la imagen aquí

Componentes principales de Pentium:
  1. Componentes de interfaz de bus
  2. Tubería U / V
  3. Caché de código y caché de datos
  4. Unidad de captación previa de instrucciones IPU, decodificador de instrucciones IDU, ROM de control y búfer de destino de rama BTB
  5. Componentes de control
  6. Unidad de procesamiento de punto flotante
  7. Segmentación y paginación de piezas.
Tecnología avanzada Pentium:

1. Sistema estructural avanzado
Inserte la descripción de la imagen aquí
2. Combinación de CISC y RISC
Inserte la descripción de la imagen aquí
3. Tubería superescalar
Inserte la descripción de la imagen aquí
4. Tecnología avanzada de predicción de ramas
Inserte la descripción de la imagen aquí

Diagrama lógico Pentium:

Inserte la descripción de la imagen aquí

Conjunto de registro Pentium:

Inserte la descripción de la imagen aquí

Resumen de Pentium

Inserte la descripción de la imagen aquí

Registro de segmento:

Inserte la descripción de la imagen aquí
El registro de segmento almacena el selector de segmento

Selector de segmento

13 + 1 + 2 (bit)
13: índice de descripción DI : se refiere al número de secuencia del descriptor en la tabla de descriptores
1: bit de indicación de descriptor TI: TI = 0-> GDT (descriptor global)
2: ** nivel privilegiado PRL : ** TI = 1-> LBI (descriptor local)

Descriptor de segmento

Ventaja

  1. Ampliar espacio de almacenamiento
  2. Implementar almacenamiento virtual
  3. Aislamiento multitarea
Resumen de registro de segmento

Inserte la descripción de la imagen aquí

Señales principales de Pentium y su significado

Inserte la descripción de la imagen aquí
Centrarse en

Línea de dirección y señal de control

Inserte la descripción de la imagen aquí
A31 ~ A3: línea de dirección
AP: dirección incluso bit de código de verificación
ADS # señal de salida de estado de dirección
A20M # : señal de máscara de línea de dirección por encima de A20
APCHK # señal de error de verificación de dirección

Línea de datos y señal de control

Inserte la descripción de la imagen aquí
D63 ~ D0 : línea de datos
BE7 # ~ ​​BE0 : señal de habilitación de bytes
DP7 ~ DP0 : señal de paridad impar / par
PCHK : verificación de lectura
DEN # : señal de habilitación de paridad impar / par

Señal de control del ciclo del bus

Inserte la descripción de la imagen aquí
D / C : datos / control
M / IO : memoria y E
/ S W / R : lectura / escritura
BLOQUEO : bloqueo de bus
SCYC : ciclo dividido
NA : siguiente dirección señal válida
BRDY : listo para enviar señal
Inserte la descripción de la imagen aquí
Inserte la descripción de la imagen aquí

Señal de arbitraje de bus

Inserte la descripción de la imagen aquí
Inserte la descripción de la imagen aquí

Señal de control del sistema

Inserte la descripción de la imagen aquí
Inserte la descripción de la imagen aquí

La diferencia entre init y reset:
Inserte la descripción de la imagen aquí

Estado y ciclo del bus de Pentium:

Resumen:

Pentium unoCiclo del autobúsGeneralmente consiste en múltiplesCiclo de relojComposición, y un ciclo de reloj corresponde a unoEstado del busEntonces, un ciclo de bus consta de múltiples estados de bus

Varias definiciones de estado de bus de Pentium

Inserte la descripción de la imagen aquí
Inserte la descripción de la imagen aquí

Transición entre estados de autobuses:

Inserte la descripción de la imagen aquí

Estado del autobús de Pentium y resumen del ciclo del autobús

Inserte la descripción de la imagen aquí

La tecnología de interrupción de Pentium

El papel de la interrupción:
  1. Cambio de tarea
  2. El dispositivo IO funciona con CPU
  3. Señal en tiempo real
  4. Verificar, informar y manejar errores en la operación del sistema
Clasificación de interrupciones:

Interrupción de software Interrupción de
hardware

Inserte la descripción de la imagen aquí

Tabla de interrupción de vectores
   概述:放置256个中断向量(入口地址)即称 中断向量表  ,每个中断矢量占据4个字节	,地址较高的两个字节放入口地址的段地址,较低两位放置偏移地址
Interrupción de hardware y su proceso de respuesta.

(1) Proceso de respuesta de interrupción enmascarable INTR
Inserte la descripción de la imagen aquí
(2) Proceso de respuesta de interrupción no enmascarable INTR
Inserte la descripción de la imagen aquí

Patrón de estructura del controlador de interrupción

Inserte la descripción de la imagen aquí

Diagrama de flujo del proceso de respuesta de interrupción 8086

Inserte la descripción de la imagen aquí

Resumen de la tecnología de interrupción de Pentium:

Inserte la descripción de la imagen aquí

Mapa mental de este capítulo:

Inserte la descripción de la imagen aquí

81 artículos originales publicados · Me gustaron 65 · Visitantes 7553

Supongo que te gusta

Origin blog.csdn.net/qq_45353823/article/details/105280428
Recomendado
Clasificación