Préface
Le livre est la suite du [FPGA Project] Sandbox Exercise-Basic Version of Message Sending and Receving_Zimoji's Blog-CSDN Blog . Nous avons fait la version de base de l'envoi et de la réception de messages plus tôt. Je pense que nous avons une certaine compréhension de la conception logique. Sur cette base, continuez à améliorer certains traitements qui peuvent être rencontrés lors de l'envoi et de la réception réels de messages :
- Traitement des messages
- Poignée de main et contre-pression
- Traitement du CDC dans les domaines d'horloge
- Vérification CRC
1. Exigences du projet
Recevez les données du message du module en amont, effectuez une vérification CRC sur les données du message, générez un code de contrôle CRC8 et joignez-le au message, puis envoyez-le au module en aval avec la sortie des données. Notez que la réception et la transmission sont deux domaines d'horloge, une FIFO asynchrone est donc requise pour le traitement entre domaines d'horloge.