EDA电子设计技术与应用
电子设计自动化（英语：Electronic design automation，缩写：EDA）是指利用计算机辅助设计（CAD）软件，来完成超大规模集成电路（VLSI）芯片的功能设计、综合、验证、物理设计（包括布局、布线、版图、设计规则检查等）等流程的设计方式。
EDA被誉为“芯片之母”，是电子设计的基石产业。拥有百亿美金的EDA市场构筑了整个电子产业的根基，可以说“谁掌握了EDA，谁就有了芯片领域的主导权。
”在多个领域面临关键核心技术“卡脖子”的危机，对芯片技术领域的制约尤为严重，尽快打破垄断、让芯片关键技术不再受制于人可谓刻不容缓。
EDA芯片设计软件的国产化对于芯片领域的突破意义与光刻机制造同等重要。
在电子设计自动化出现之前，设计人员必须手工完成集成电路的设计、布线等工作，这是因为当时所谓集成电路的复杂程度远不及现在。工业界开始使用几何学方法来制造用于电路光绘（photoplotter）的胶带。到了1970年代中期，开发人应尝试将整个设计过程自动化，不仅仅满足于自动完成掩膜草图。第一个电路布局、布线工具研发成功。设计自动化研讨会（Design Automation Conference）在这一时期被创立，旨在促进电子设计自动化的发展。
电子设计自动化发展的下一个重要阶段以卡弗尔·米德（Carver Mead）和琳·康维于1980年发表的论文《超大规模集成电路系统导论》（Introduction to VLSI Systems）为标志。这一篇具有重大意义的论文提出了通过编程语言进行芯片设计的新思想。如果这一想法得到实现，芯片设计的复杂程度可以得到显著提升。这主要得益于用来进行集成电路逻辑仿真、功能验证的工具的性能得到相当的改善。随着计算机仿真技术的发展，设计项目可以在构建实际硬件电路之前进行仿真，芯片布局、布线对人工设计的要求降低，软件错误率不断降低。直至今日，尽管所用的语言和工具仍然不断在发展，但是通过编程语言来设计、验证电路预期行为，利用工具软件综合得到低抽象级（或称“后端”）物理设计的这种途径，仍然是数字集成电路设计的基础。
从1981年开始，电子设计自动化逐渐开始商业化。1984年的设计自动化会议（Design Automation Conference）上还举办了第一个以电子设计自动化为主题的销售展览。Gateway设计自动化在1986年推出了一种硬件描述语言Verilog，这种语言在现在是最流行的高级抽象设计语言。1987年，在美国国防部的资助下，另一种硬件描述语言VHDL被创造出来。现代的电子设计自动化设计工具可以识别、读取不同类型的硬件描述。根据这些语言规范产生的各种仿真系统迅速被推出，使得设计人员可对设计的芯片进行直接仿真。后来，技术的发展更侧重于逻辑综合。
数字集成电路的设计都比较模块化（参见集成电路设计、设计收敛（Design closure）和设计流（Design flow (EDA)））。半导体器件制造工艺需要标准化的设计描述，高抽象级的描述将被编译为信息单元（cell）的形式。设计人员在进行逻辑设计时尚无需考虑信息单元的具体硬件工艺。利用特定的集成电路制造工艺来实现硬件电路，信息单元就会实施预定义的逻辑或其他电子功能。半导体硬件厂商大多会为制造的元件提供“元件库”，并提供相应的标准化仿真模型。相比数字的电子设计自动化工具，模拟系统的电子设计自动化工具大多并非模块化的，这是因为模拟电路的功能更加复杂，而且不同部分的相互影响较强，而且作用规律复杂，电子元件大多没有那么理想。Verilog AMS就是一种用于模拟电子设计的硬件描述语言。此文，设计人员可以使用硬件验证语言来完成项目的验证工作最新的发展趋势是将集描述语言、验证语言集成为一体，典型的例子有SystemVerilog。
随着集成电路规模的扩大、半导体技术的发展，电子设计自动化的重要性急剧增加。这些工具的使用者包括半导体器件制造中心的硬件技术人员，的工作是操作半导体器件制造设备并管理整个工作车间。一些以设计为主要业务的公司，也会使用电子设计自动化软件来评估制造部门是否能够适应新的设计任务。电子设计自动化工具还被用来将设计的功能导入到类似现场可编程逻辑门阵列的半定制可编程逻辑器件，或者生产全定制的专用集成电路。
现况
现今数字电路非常模组化（参见集成电路设计、设计收敛、设计流程 (EDA)），产线最前端将设计流程标准化，把设计流程区分为许多“细胞”（cells），而暂不考虑技术，接着细胞则以特定的集成电路技术实现逻辑或其他电子功能。制造商通常会提供组件库（libraries of components），以及符合标准模拟工具的模拟模型给生产流程。模拟 EDA 工具较不模组化，因为它需要更多的功能，零件间需要更多的互动，而零件一般说较不理想。
在电子产业中，由于半导体产业的规模日益扩大，EDA 扮演越来越重要的角色。使用这项技术的厂商多是从事半导体器件制造的代工制造商，以及使用 EDA 模拟软件以评估生产情况的设计服务公司。EDA 工具也应用在现场可编程逻辑门阵列的程序设计上。
EDA 覆盖电子系统设计的全环节
电子设计自动化（Electronic Design Automation，EDA）技术是指包括电路系统设计、系统仿真、设计综合、PCB版图设计和制版的一整套自动化流程。随着计算机、集成电路和电子设计技术的高速发展，EDA 技术历经计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程设计（CAE）等发展历程，已经成为电子信息产业的支柱产业。
EDA 产品线繁多，根据 EDA 工具的应用场景不同，可以将 EDA 工具分为数字设计类、模拟设计类、晶圆制造类、封装类、系统类等五大类，其中系统类又可以细分为 PCB、平板显示设计工具、系统仿真及原型验证和 CPLD/FPGA设计工具等。
数字设计类工具主要是面向数字芯片设计的工具，一系列流程化点工具的集合，包括功能和指标定义、架构设计、RTL 编辑、功能仿真、逻辑综合、静态时序仿真（Static Timing Analysis，STA）、形式验证等工具。
模拟设计类工具主要面向模拟芯片的设计工具，包括版图设计与编辑、电路仿真、版图验证、库特征提取、射频设计解决方案等产品线。
晶圆制造类工具主要是面向晶圆厂/代工厂的设计工具，该类工具主要是协助晶圆厂开发工艺，实现器件建模和仿真等功能，生成 PDK 的重要工具，而PDK 是作为晶圆厂和设计厂商的重要桥梁的作用，可见 EDA工具和工艺绑定紧密，随着摩尔定律的推进需不断升级迭代。晶圆制造类工具包括器件建模、工艺和器件仿真（TCAD）、PDK 开发与验证、计算光刻、掩膜版校准、掩膜版合成和良率分析等。
封装类工具主要是面向芯片封装环节的设计、仿真、验证工具，包括封装设计、封装仿真以及 SI/PI（信号完整性/电源完整性）分析。随着芯片先进封装技术发展以及摩尔定律往前推进，封装形式走向高密度、高集成及微小化，因此对于封装的要求和难度有较大提高，目前高性能产品需要先进的集成电路封装，如将多芯片的异质集成封装方式、基于硅片的高密度先进封装（HDAP）、FOWLP、2.5/3DIC、SiP 和 CoWoS 等。
在系统类 EDA 领域，EDA 工具可分为 PCB 设计、平板显示设计、系统仿真工具（Emulation）、CPLD/FPGA 等可编程器件上的电子系统设计。EDA 工程的范畴不断扩展到下游电子系统应用，如果没有 EDA 技术的支持，想完成先进的电子系统设计机会是不可能的，反过来，生产制造技术的不断进步又必将会对 EDA 技术提出新的要求。
在系统类 EDA 中，印刷电路板（PCB）主要用作电子系统的载体，工程师通常将集成电路元器件焊接在 PCB 上完成整个电子系统的搭建、控制、通信等功能。目前主流的 PCB 工具有 Cadence 的 Allegro、Mentor Graphics 的 Xpedition及 Zuken 的 CR 等，国产 PCB 厂商有立创 EDA 等。
平板显示设计主要应用于面板的研发、生产和制造，国内 EDA 公司华大九天已经具备在平板显示领域全流程的工具，基本覆盖国内主要的面板厂商客户。
系统仿真工具（Emulation），与传统的仿真工具（Simulation）不同，主要聚焦于系统级别的仿真，广泛应用于加速软硬件联合开发的场景，传统仿真更多聚焦于单一功能或者局部电路环节的仿真。西门子（Siemens）曾推出PAVE360 自动驾驶硅前验证环境（pre-silicon autonomous validation environment），该产品主要意图在于支持和促进创新自动驾驶汽车平台的研发。PAVE360 为下一代汽车芯片的研发提供了一个跨汽车生态系统、多供应商协作的综合环境，该系统不仅可以实现汽车硬软件子系统、整车模型、传感器数据融合、交通流量的仿真，甚至还仿真自动驾驶汽车最终在智能城市里面的驾驶。目前 EDA 三大巨头都在布局系统仿真工具，主流产品包括 Synopsys 的 Zebu、Cadence 的 Palladium 和 Simens EDA 的 Veloce。
复杂可编程逻辑器件（Complex Programmable Logic Device，CPLD）和现场可编程阵列（Field Programmable Gates Array，FPGA）最显著的优势在于开发周期短、投资风险小、产品上市快和硬件升级余地大等。这两类芯片是比较特殊的芯片类型，需要与 EDA 工具协同才能工作，开发 CPLD/FPGA 的厂商都需要开发一套成熟的EDA 下载和验证工具来实现对芯片的编程。从 CPLD/FPGA 的简要设计流程可以看出，工序相对于传统芯片设计流程有明显减少。目前比较主流的可编程器件的 EDA 集成开发工具主要有 Altera 公司的 MAX+Plus和 Quartus、Xinlinx 公司的 Foundation 和 ISE，Lattice 公司的 ispDesignExpert 和 ispLever，Synopsys 的Synplify 以及 Cadence 的 Precision。
按照集成电路产业链划分，集成电路 EDA 工具可以分为制造类 EDA 工具、设计类 EDA 工具及封测类 EDA 工具。器件建模及仿真类工具就属于制造类 EDA 工具，晶圆厂（包括晶圆代工厂、IDM 制造部门等）借助器件建模及仿真、良率分析等制造类 EDA 工具来协助其工艺平台开发，工艺平台开发阶段主要由晶圆厂主导完成，在其完成半导体器件和制造工艺的设计后，建立半导体器件的模型并通过 PDK 或建立 IP 和标准单元库等方式提供给集成电路设计企业（包括芯片设计公司、半导体 IP 公司、IDM 设计部门等）。
设计类 EDA 工具则是基于晶圆厂或代工厂提供的 PDK或 IP 及标准单元库为芯片设计厂商提供设计服务，芯片设计厂商采用设计类 EDA 工具完成芯片的设计。封装类 EDA工具主要是提供封装方案设计及仿真的功能，帮助芯片设计企业完成一颗芯片的全生命周期的设计服务。
数字设计 EDA 的核心环节是逻辑综合和布局布线
数字芯片设计多采用自顶向下设计方式，可以分为五大步骤：
1）系统的行为级设计，确定芯片的功能、性能指标（包括芯片面积、成本等）
2）结构设计，根据芯片的特点，将其划分为多个接口清晰、功能相对独立的子模块
3）逻辑设计，采用规则结构来实现，或者利用已验证的逻辑单元
4）电路级设计，得到可靠的电路图
5）将电路图转换为物理版图。
1、系统功能描述：确定芯片规格并做好总体设计方案，是最高层次的抽象描述，包括系统功能、性能、物理尺寸、设计模式、制造工艺等，功能设计主要是为了确定系统功能的实现方案，通常是给出系统的时序图及各子模块之间的数据流图，该部分工作主要是客户向芯片设计厂商（Fabless，无晶圆设计公司）提出的设计要求。
2、逻辑设计：将系统功能结构化，通常是以 RTL（寄存器传输级）代码（VHDL、Verilog、System Verilog 等硬件描述语句）、原理图、逻辑图等表示设计结果，完成相关设计规范的代码编写，并保证代码的可综合、可读性，同时还需要考虑相关模块的复用性。
3、逻辑综合：将逻辑设计中的电路表达语句转换为电路实现，使用芯片制造商提供的标准电路单元加上时间约束（Timing Constraints）等条件，尽可能少的元件和连线完成从 RTL 电路描述映射到综合库单元，得到一个在面积和时序上满足需求的门级网表。逻辑综合步骤是芯片前端设计中的核心环节，关系到整个芯片的 PPA 水平。
4、物理设计/布局布线：在逻辑综合后，基本是只有逻辑和时序约束的设计结果，而物理设计/布局布线则是让电路设计更贴近真实状况，即加入物理约束（Physical Constraints），使得电路成为一个真实能够在芯片制造商能够生产的芯片。综合后的网表和时序约束文件导入该环节工具中，进行布局布线，利用相关提取软件进行寄生参数提取，重新反馈到物理实现的布局布线软件中，再次进行时序计算和重新优化，直到满足时序和功耗要求为止。
5、后仿真/物理验证：布局布线出来的结果是经过多层次的优化后的电路，为了保证该电路与最开始系统功能描述的电路功能一致，就需要进行后仿真/设计验证，主要包括设计规则检查（DRC）、电路版图对照检查（LVS）、电气规则检查（ERC）、寄生参数提取等。
验证工作贯穿整个设计过程。从芯片设计角度看，以物理实现为分界，芯片设计可以划分为前端（逻辑设计）与后端（物理设计），实现过程中将不断对设计进行优化，优化可能改变逻辑描述方式和结构，存在引入错误的风险，所以验证贯穿整个设计过程，在每个环节都反复确保逻辑优化过程不改变功能、时序满足目标需求、物理规则无违规等等，因此产生大量的验证流程和工作，更涉及多方共同协作。
前端设计主要考虑逻辑和功能层面，后端设计主要目的是物理参数约束的优化。前端设计更多的是逻辑/功能层面的实现，实现方式是以基础的逻辑单元进行连接设计，以实现系统需要的逻辑功能，前端设计一般没有过多考虑物理参数的约束，比如电路间走线的长度带来的延时等因素，仅仅考虑了单元器件的电气物理参数。后端设计则是重点加入了物理约束，比如某些特定电路模块的摆放位置，以及电路间连线的物理参数也会被考量在软件优化中，因此后端设计后的电路更接近于满足需求的实际电路。
模拟和数字芯片设计流程对比方面，模拟芯片设计的自动化程度低于数字芯片设计。借用数字芯片设计的概念，模拟芯片设计也可以分为前后端，前端设计包括电路图设计及生成，涉及大量的算法、计算以及假设验证等，从自动化程度看，数字芯片在前端设计的自动化程度明显高于模拟芯片，主要是模拟芯片需要工程师手动选型电路拓扑并且选择合适的元器件。后端设计方面，数字电路的后端设计基本实现了全自动化，EDA 工具的性能直接影响到芯片产品的性能，模拟芯片后端设计的自动化程度较低，尤其在布局步骤方面。
后摩尔时代技术演进驱动EDA技术应用延伸拓展。后摩尔时代的集成电路技术演进方向主要包括延续摩尔定律（More Moore）、扩展摩尔定律（More than Moore）以及超越摩尔定律（Beyond Moore）三类，主要发展目标涵盖了建立在摩尔定律基础上的生产工艺特征尺寸的进一步微缩、以增加系统集成的多重功能为目标的芯片功能多样化发展，以及通过三维封装（3D Package）、系统级封装（SiP）等方式实现器件功能的融合和产品的多样化。面向延续摩尔定律（More Moore）方向，单芯片的集成规模呈现爆发性增长，为 EDA 工具的设计效率提出了更高的要求。
面向扩展摩尔定律（More than Moore）方向，伴随逻辑、模拟、存储等功能被叠加到同一芯片，EDA 工具需具备对复杂功能设计的更强支撑能力。面向超越摩尔定律方向，新工艺、新材料、新器件等的应用要求 EDA 工具的发展在仿真、验证等关键环节实现方法学的创新。
参考链接
https://mp.weixin.qq.com/s/CuMEAGxTgtZIzvuKa3AwNQ
https://baike.baidu.com/item/%E7%94%B5%E5%AD%90%E8%AE%BE%E8%AE%A1%E8%87%AA%E5%8A%A8%E5%8C%96/10508153?fr=aladdin