文章目录
一、IIC概述
1. IIC定义
IIC总线是由Philips公司开发的一种简单、双向二线制同步串行总线，IIC只需要两根线进行通信，SDA和SCL，SDA叫串行数据线，SCL为串行时钟线。
2. IIC基本点
- SDA传输高位先传（MSB），每次传输8bit（1个字节），每个字节后面接1位ACK/NACK位，不管是传输地址还是数据；
- 支持多主控（同一时间点只有一个主控）；
- 连接到总线的从设备都有一个独立的ADDRESS（7bit），用来主机识别从机设备；
- 总线空闲需要上拉至高电平，硬件I2C时，需要外接上拉电阻，模拟I2C时，单片机的IO口需要默认输入或（高阻），或者是输出高电平；
- SDA和SCL总线是“线与”关系，任意器件输出低电平，总线都会变为低电平。
- 多个主机同时使用总线时，需要用“仲裁”方式决定哪个设备占用总线，不然数据冲突；
二、IIC软件时序
1. 起始和结束信号
起始和结束信号都是由主机产生，对起始和结束有如下的定义：
- 起始信号：SCL为高时，SDA由1变为0
- 结束信号：SCL为高时，SDA由0变为1
IIC起始信号和结束信号
2. 数据的位传输
SCL的高低电平决定了SDA的数据有效性，有如下规定：
- SCL=0时，SDA改变数据有效。
- SCL=1时，SDA需要保持稳定，传输数据。
IIC数据位传输
3. 从机处理中断程序
如果从机需要处理一个中断程序，才能接收上一个或者发送下一个完整的字节，从机可以拉低SCL，图中红色所示，迫使主机进入Wait状态，从机准备好之后，释放SCL，数据传输继续进行。
从机处理中断程序
4. ACK和NACK
传输完8位数据后，第9位代表应答/非应答信号，拉低SDA代表应答，每个字节后面都有一个应答/非应答信号，不管传输的是地址还是数据。
主机接收数据的过程中，等数据接收完毕，主机会向从机发送一个非应答信号，告诉从机不要发送了，再发送一个停止信号，释放总线结束通信。
5. 主机发送数据流程
1、主机检测到总线空闲（SDA和SCL为高），发送一个起始信号
2、主机发送一个命令字节（7位地址+R/W读写位），此时R/W=0（R/W=0为写，R/W=1为读）
3、从机收到命令字节后，向主机发送ACK信号
4、主机收到从机的ACK信号后，发送第一个字节数据
5、从机收到主机的数据后，发送一个ACK信号
6、主机收到从机的ACK信号后，再发送下一字节数据
7、主机发送最后一个字节，并且收到从机的ACK后，主机再发送一个停止信号，结束通信，释放总线；从机收到停止信号后，也退出总线的通信。
主机发送数据流程
对于主机发送数据的流程，有如下几点需要特别注意：
1、主机是通过发送地址码与从机建立通信，其他从设备也收到了地址码，因为与自身的地址码不一样，退出总线通信；
2、主机的一次发送通信，发送的数据数量是不受限制的，主机通过发送停止信号，结束发送，从机收到停止信号，退出通信。
3、主机通过从机的ACK信号来判断从机接收情况，如果应答错误则会重新发送。
6. 主机接收数据流程
1、主机发送开始信号，并发送命令字节（7位ADDRESS+R/W位=1）
2、从机收到命令后，向主机返回一个ACK，并发送数据
3、主机收到从机数据后，向从机发送一个ACK
4、从机收到主机的ACK后，继续发送数据。
5、当主机完成数据接收，会向从机发送一个NACK（非应答），从机收到主机的非应答信号后，停止发送数据，
6、主机发送停止信号，释放总线结束通信。
主机的这个NACK包含两个意思，前一个字节数据接收完毕，下一个字节数据不要再发了。
主机接受数据流程
7. 子地址
带有IIC总线的器件除了有从机地址（salve address）外，还可能有子地址，从机地址是指该器件在IIC总线上被主机寻址的地址，而子地址是指该器件内部不同器件或存储单元的编址。例如，带IIC接口的EEPROM就是拥有子地址器件的典型代表。
8. IIC总线的仲裁机制
主控制器通过检测SDA上自身发送的电平和总线电平是否一样，来判断是否发生总线“冲突”，遵循“低电平优先”的原则（线与逻辑），谁先发送低电平谁就会掌握对总线的控制权。
如下图，其中DATA1是主节点1，DATA2是主节点2，SDA是总线上呈现的状态。
在两个红线之间，我们可以发现，此时的总线电平是0，而节点1是高电平，与总线电平不一样，此时节点1就会断开数据输出，变为从机接收状态，节点2就成为了主机。这样主节点2就赢得了总线，而且数据没有丢失，即总线的数据与主节点2所发送的数据一样，而主节点1在转为从节点后继续接收数据，同样也没有丢掉SDA线上的数据。因此在仲裁过程中数据没有丢失。
IIC仲裁机制
9. IIC时钟同步
SCL线被有最长低电平周期的器件保持低电平，此时，低电平周期短的器件会进入高电平的等待状态。当所有的器件数完它们的低电平周期后，时钟线被释放并变成高电平，所有的器件开始数它们的高电平周期，最先完成高电平周期的器件会再次将SCL线拉低。所以，产生的同步SCL时钟的低电平周期由低电平时钟周期最长的器件决定，而SCL时钟的高电平时钟周期由高电平时钟周期最短的器件决定。
IIC时钟同步
该如何理解？我画了如下的简图。
CLK1数完低电平后，发现CLK2还是低电平，因为IIC总线的线与逻辑，此时的总线SCL为低电平。CLK2说总线听我的，你必须等我数完，此时CLK1虽然变为高电平，但是需要进入高电平等待状态，所以同步SCL的低电平周期是由低电平周期最长的器件决定的。
数完低电平周期后，我们发现CLK1的高电平周期比较短，很快数完，此时将SCL拉低了，此时CLK2还是高电平，CLK1说，总线现在听我的，所以SCL的高电平周期由高电平周期最短的器件决定。
理解IIC时钟同步
10. 实测IIC波形
实测IIC波形
三、硬件知识
1. 外接上拉电阻
IIC接口一般是OD机制，需要外接上拉电阻，否则无法输出高电平。
IIC总线的OD结构
2. 上拉电阻的选择
上拉电阻的最小值由上拉电源决定，最大值由总线电容决定
一般I/O端口的驱动能力是2-4mA，一般上拉源是2.8V，一般OC或者OD门的导通电压是0.4V左右，那么上拉电阻不应小于（2.8-0.4V）/3mA=0.8K，所以上拉电阻最小值不应小于0.8K，
上拉电阻也不宜过大，总线的上升时间取决于总线的电容和上拉电阻大小（和RC的乘积成正比），如果电阻过大，会导致上升时间变长，信号变差，通信可能失败；总线电容和总线上所挂载的器件数量也有关系，当挂载的器件变多时，这时候要考虑上拉电阻是不是要减小，以确保信号质量。
IIC总线规定，对于400KHz的应用来说，总线的上升时间需要小于等于300ns。一般上拉电阻1.5K，2.2K，4.7K，10K比较常见，根据经验，或者是器件的SPEC来选择合适的上拉电阻，当然，用示波器也可以测量信号的上升时间，看是否达到300ns的要求。
3. PCB走线和抗干扰设计
IIC是低速总线，不是差分线。正常情况下，比较不容易受到干扰，对于要求比较高的场合，需要针对性的对SDA和SCL进行保护。
比如SENSOR，对动静功能或者是翻转功能要求比较高，此时 SENSOR的数据量可能比较大，就需要进行保护，SDA和SCL间距最好达到2倍线宽，包地。
比如FPC场合中，使用到IIC总线，此时，因为走线路径较长，容易受到干扰，需要远离天线等，最好包地。
4. IIC串联保护电阻
IIC协议还定义了串联在SDA、SCL线上电阻Rs。该电阻的作用是，有效抑制总线上的干扰脉冲进入从设备，提高可靠性，这个电阻的选择一般在100～200ohm左右。
IIC串联电阻
5. 软件IO模拟IIC时序
1、用于模拟I2C的处理器IO口，需要能输出高低电平，也能配置成输入。
2、处理器在发送数据时，此时的上升时间与上拉电阻无关，且此时的信号上升时间比较短；接收数据时，处理器采用的是软件采样而不是硬件采样，所以上拉电阻可以适当大一些。
3、软件模拟的只能单主机方式，多主机涉及到仲裁，软件模拟比较麻烦。
4、总线空闲时，需要保持IO配置为输入或者高阻，或者是输出高电平。
6. IIC上拉电源选择
选择合适的上拉源，如下，VDDP=VDDM的话，从机关闭时，就可能会有漏电到从机里，此时最好选择VDDP=VDDS，即按照设计要求，选择合适的上拉源。
IIC上拉电源选择
永远相信美好的事情即将发生，作者记得诚，写于安徽合肥，时间2020-03-21 PM23:00
