数字逻辑Fundamentals of Digital Logic with Verilog Design | 3rd Edition Solutins Chapter 6（step by step）

Chapter 6

• 摘要：主要涉及了触发器相关设计及其运用、状态的概念以及触发器电路的设计，时钟（CLK）的控制、同步时序逻辑电路设计、大量的verilog设计代码与电路实现。
• 重点：逻辑抽象，如何建立状态表和化简，根据状态表如何选择电路元件类型，如何得到次态方程，激励方程和输出方程，如何画出电路图。
• 答案更正：6-5：少了一个编码为（11）的情况；6-6：C如果输入1，状态还是（111）不改变

• ---

  Chapter 6, Problem 1P

  • Chapter 6, Problem 2P

  • Chapter 6, Problem 3P

  • Chapter 6, Problem 4P